Notice: Function _load_textdomain_just_in_time was called incorrectly. Translation loading for the advanced-cron-manager domain was triggered too early. This is usually an indicator for some code in the plugin or theme running too early. Translations should be loaded at the init action or later. Please see Debugging in WordPress for more information. (This message was added in version 6.7.0.) in /www/wwwroot/www.help4uu.com/wp-includes/functions.php on line 6121
博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物 | 科技云
  1. 科技云首页
  2. 产品

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物

卡普 • • 产品 • 阅读 69

快科技12月8日消息，博通发布了全新打造的3.5D XDSiP封装平台，专门面向超高性能的AI、HPC处理器，最高支持6000平方毫米的芯片面积。

这相当于大约八颗NVIDIA Blackwell架构的下一代旗舰芯片GB202，后者面积为744平方毫米。

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物

博通3.5D XDSiP使用了台积电的CoWoS-L封装技术，融合2.5D集成、3D封装，所以叫3.5D。

它可以将3D堆栈芯片、网络与I/O芯粒、HBM内存整合在一起，构成系统级封装(SiP)，最大中介层面积4719平方毫米，大约相当于光罩面积的5.5倍，还可以封装最多12颗HBM3或者HBM4高带宽内存芯片。

为了达成最高性能，博通建议分别设计不同的计算芯粒，然后采用F2F面对面的方法，借助混合铜键合(HCB)，将不同的芯粒堆叠在一起。

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物

其中的关键在于使用无凸起HCB将上层Die与底层Die堆叠在一起，不再需要TSV硅通孔。

这么做的好处非常多：信号连接数量增加大约7倍，信号走线更短，互连功耗降低最多90％，最大化降低延迟，堆叠更加灵活。

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物

博通计划利用3.5D XDSiP封装为Google、Meta、OpenAI等设计定制化的AI/HPC处理器、ASIC芯片，并提供丰富的IP，包括HBM PHY、PCIe、GbE甚至是全套芯粒方案、硅光子技术。

这样一来，客户可以专心设计其处理器的最核心部分，即处理单元架构，无需考虑外围IP和封装。

博通预计首款产品将在2026年推出。

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物

文章来源于互联网:凤凰网-博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物

赞 (0)
卡普卡普
0 0
上一篇 2024年 12月 9日 pm12:23
下一篇 2024年 12月 9日 pm12:53

相关推荐

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

记住昵称、邮箱和网址，下次评论免输入